

1/2 ヘーン

**05-316083**

**26.11.1993**

H04L 1/06  
H03H 17/00  
H03H 21/00  
H04B 3/14

(71)Applicant : NIPPON TELEGR & TELEPH CORP <NTT>

(72)Inventor : FUKAWA KAZUHIKO  
SUZUKI HIROSHI

Priority country : JP

**08.04.1991**

JP

**31.05.1991**

JP

JP



JP

JP

JP

(57)Abstract:

**CONSTITUTION:** A quasi-synchronization detection signal is inputted to a sampling circuit 11-1, from which a reception signal sample value I is outputted. The value I is inputted to arithmetic operation circuits 11-21-11-24 calculating an estimate error corresponding to each state transition and each circuit 11 receives a code series P corresponding to a bus of each state transition and a code series S corresponding to each state transition outputted from a Viterbi algorithm circuit 11-3. A value O resulting from multiplying -1 with square of estimate error to be obtained is fed to the circuit 11-3 as an error corresponding to each state transition and a discrimination signal attended with signal discrimination is obtained.



[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-316083

(43)公開日 平成5年(1993)11月26日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 L 1/06		9199-5K		
H 0 3 H 17/00	A	7037-5J		
21/00		7037-5J		
H 0 4 B 3/14		8226-5K		

審査請求 未請求 請求項の数19(全 40 頁)

(21)出願番号 特願平4-85765

(22)出願日 平成4年(1992)4月7日

(31)優先権主張番号 特願平3-75396

(32)優先日 平3(1991)4月8日

(33)優先権主張国 日本(J P)

(31)優先権主張番号 特願平3-75397

(32)優先日 平3(1991)4月8日

(33)優先権主張国 日本(J P)

(31)優先権主張番号 特願平3-76578

(32)優先日 平3(1991)4月9日

(33)優先権主張国 日本(J P)

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 府川 和彦

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内

(72)発明者 鈴木 博

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内

(74)代理人 弁理士 鈴江 武彦


最終頁に続く

(54)【発明の名称】 移動無線において変動する伝送路における等化方法及び適応等化器

#### (57)【要約】

【目的】 本発明は、移動無線などのデジタル通信において、符号間の干渉により、伝送路特性が変動する場合でも伝送路特性の劣化を補償し、等化ことを最も主要な特徴としている。

【構成】 所定の周期で遷移する状態に対応する信号系列と前記各状態遷移のパスに対応する信号系列を信号発生回路で発生する。トランスバーサルフィルタは前記信号系列を入力とし、各状態遷移に対応する信号系列を入力として信号推定値を出力する。状態推定回路は、前記受信信号サンプル値から、各状態遷移ごとの信号推定値を減算して得られる推定誤差を用いて状態推定を行い信号判定結果と、各状態遷移に対応する符号系列と、前記各状態遷移のパスに対応する符号系列とを出力する。制御回路は前記推定誤差を減ずるため、前記トランスバーサルフィルタの係数をRLSアルゴリズムによって制御する。



## 【特許請求の範囲】

【請求項1】 準同期検波信号を入力とし、一定のサンプリング周期で受信信号サンプル値を出力するステップと；所定の周期で遷移する、各状態遷移に対応する符号系列及び各状態遷移のパスに対応する符号系列を入力として、各状態遷移に対応する信号系列と各状態遷移のパスに対応する信号系列を出力する信号生成ステップと；前記各状態遷移に対応する信号系列を入力とし、事前フィルタ係数ベクトルをタップ係数とするトランスバーサルフィルタより成る適応フィルタを用いて、各状態遷移ごとの信号推定値を出力するステップと；前記受信信号サンプル値から前記各状態遷移ごとの信号推定値を減算して得られる推定誤差の二乗を用いて各状態遷移ごとに得られるブランチメトリックを入力とし、ビタビアルゴリズムを用いて信号判定結果と、前記各状態遷移に対応する符号系列と、前記各状態遷移のパスに対応する符号系列を出力し状態を推定するステップと；前記各状態遷移のパスに対応する信号系列と、前記信号推定値の基となる前記事前フィルタ係数ベクトルとの内積演算を行い演算値を求め、所定の遅延をした前記受信信号サンプル値から、この演算値を減算して事前推定誤差を計算するステップと、前記各状態遷移のパスに対応する信号系列から逆行列演算を行い、カルマンゲインベクトルを計算し、前記事前推定誤差に、前記カルマンゲインベクトルを乗算するステップとより成る前記補正項を計算値として求めるステップを含む前記トランスバーサルフィルタの事前係数ベクトルに計算値を補正項として加えて、前記事前フィルタ係数ベクトルを更新する制御ステップと；より成る移動無線において変動する伝送路における等化方法

【請求項2】 前記一定のサンプリング周期で受信信号サンプル値を出力するステップは、各ダイバーシチごとに一定のサンプリング周期で受信信号サンプル値を出力するステップであり、前記状態を推定するステップで用いる各状態遷移ごとのブランチメトリックは、各ダイバーシチブランチごとの、受信信号サンプル値から各状態遷移ごとの信号推定値を減算して得られる推定誤差の2乗和を用いて計算する請求項1に記載の移動無線において変動する伝送路における等化方法。

【請求項3】 準同期検波信号を入力とし、一定のサンプリング周期で受信信号サンプル値を出力するサンプリング回路より成る受信手段と所定の周期で遷移する、各状態遷移に対応する符号系列及び各状態遷移のパスに対応する符号系列を入力として、各状態遷移に対応する信号系列と、各状態遷移のパスに対応する信号系列を出力する信号生成手段と；前記信号生成手段に接続され、前記各状態遷移に対応する信号系列を入力とし、各状態遷移ごとの信号推定値を出力する、タップ係数を備えたトランスバーサルフィルタより成る適応フィルタ手段と；前記受信信号サンプル値から、前記各状態遷移ごと

の信号推定値を減算して得られる推定誤差の二乗を用いて、各状態遷移ごとにブランチメトリック演算回路によって得られるブランチメトリックを入力し、ビタビアルゴリズムを用いて信号判定結果と、前記各状態遷移に対応する符号系列と、前記各状態遷移のパスに対応する符号系列とを出力する状態推定手段と；所定の遅延をした前記受信信号サンプル値から、前記各状態遷移のパスに対応する信号系列と、前記タップ係数との内積演算で得られる内積演算値を減算して事前推定誤差を求め、この事前推定誤差に、前記各状態遷移のパスに対応する信号系列の行列演算を行って得られるカルマンゲインベクトルを乗算して得られる乗算値を補正項として前記タップ係数に加え、このタップ係数を更新するRLSアルゴリズムを実行する制御手段と；より成る適応等化器。

【請求項4】 前記受信手段は、各ダイバーシチブランチごとの一定のサンプリング周期でサンプリングするサンプリング回路より成り、前記ブランチメトリック演算回路は各ダイバーシチブランチ毎の、各ダイバーシチブランチごとの受信信号サンプル値から各状態遷移ごとの信号推定値を減算して得られる推定誤差の二乗和を用いて前記各状態遷移ごとのブランチメトリックを計算して出力する請求項3に記載の適応等化器。

【請求項5】 前記信号生成手段は、バーストが最後の時点までは前記状態推定手段が出力する状態遷移に対応したシンボル系列を出力し、状態推定の状態を規定する拘束長をKとしてバーストの最後のシンボルの時点からシンボル周期TのK-1倍延長した時点までは想定されるシンボル系列を出力する請求項3に記載の適応等化器。

【請求項6】 前記信号生成手段は、バーストの最後の時点までは前記状態推定手段が出力する状態遷移に対応したシンボル系列を出力し、状態推定の状態を規定する拘束長をKとしてバーストの最後のシンボルの時点からシンボル周期TのK-1倍延長した時点までは想定されるシンボル系列を出力する請求項4に記載の適応等化器。

【請求項7】 前記受信手段は、サンプリング周期がシンボル周期未満のサンプリング回路であり、前記信号生成手段は、前記符号系列を変調波系列に変換する回路であり、前記適応フィルタ手段は分数間隔形トランスバーサルフィルタであり、前記ブランチメトリック演算回路は、サンプリング周期ごとに得られる前記推定誤差の2乗から、シンボル周期ごとのブランチメトリックを出力する回路である請求項3に記載の適応等化器。

【請求項8】 前記受信手段は、各ダイバーシチブランチ毎にサンプル周期がシンボル周期未満のサンプリング回路であり、前記信号生成手段は、前記符号系列を変調波系列に変換する回路であり、前記適応フィルタ手段は、分割間隔形トランスバーサルフィルタであり、前記ブランチメトリック演算回路は、サンプリング周期ごと



に得られる前記推定誤差の、ダイバーシチブランチごとの2乗和から、シンボル周期ごとのブランチメトリックを出力する回路である請求項3に記載の適応等化器。

【請求項9】 前記信号生成手段は、バーストの最後の時点までは状態推定手段が出力する状態遷移に対応した変調波系列を出力し、状態推定の状態を規定する拘束長を $K$ としてバーストの最後のシンボルの時点からシンボル周期 $T$ の $K-1$ 倍延長した時点までは、想定される変調波系列を出力する請求項7に記載の適応等化器。

【請求項10】 前記信号生成手段は、バーストの最後の時点までは状態推定手段が出力する状態遷移に対応した変調波系列を出力し、状態推定の状態を規定する拘束長を $K$ としてバーストの最後のシンボルの時点からシンボル周期 $T$ の $K-1$ 倍延長した時点までは想定される変調波系列を出力する請求項8に記載の適応等化器。

【請求項11】 前記制御手段におけるカルマンゲインベクトルは、前記各状態遷移のパスに対応する信号系列から作られるベクトルの自己相関行列に関して逆行列演算を行い、この逆行列と前記ベクトルとの乗算から得られる請求項3に記載の適応等化器。

【請求項12】 前記制御手段におけるカルマンゲインベクトルは、固定行列と、前記各状態遷移のパスに対応する信号系列から作られるベクトルとの乗算によって得られる請求項3に記載の適応等化器。

【請求項13】 前記適応フィルタ手段の前記トランスバーサルフィルタのタップ係数は、事前フィルタ係数ベクトルである請求項3に記載の適応等化器。

【請求項14】 前記適応フィルタ手段の前記トランスバーサルフィルタのタップ係数は、事前フィルタ係数ベクトルに遷移行列を乗算したものである請求項3に記載の適応等化器。

【請求項15】 所定の周期で遷移する状態に対応した信号系列を発生し、各ダイバーシチブランチごとの受信信号サンプル値からそれぞれ各状態遷移に対応した信号推定値を減算して得られた推定誤差の2乗和を用いて状態推定を行い、信号判定結果を出力する状態推定手段と、

前記各ダイバーシチブランチ対応に、各状態遷移に対応する信号系列を前記信号推定値に変換する適応フィルタと、

前記各ダイバーシチブランチ対応の受信信号サンプル値の相関をとり、前記適応フィルタの係数を制御する制御手段とを備えたことを特徴とするダイバーシチ形等化器。

【請求項16】 所定の周期で遷移する状態に対応した信号系列を発生し、各ダイバーシチブランチごとの受信信号サンプル値からそれぞれ各状態遷移に対応した信号推定値を減算して得られた推定誤差の2乗和を用いて状態推定を行い、信号判定結果を出力する状態推定手段と、

前記各ダイバーシチブランチ対応に、各状態遷移に対応する信号系列を前記信号推定値に変換する適応フィルタと、

前記各ダイバーシチブランチ対応に、前記各適応フィルタに入力される信号系列および前記推定誤差に基づいて、前記推定誤差を最小にする適応フィルタの係数を最小2乗法により制御する制御手段とを備えたことを特徴とするダイバーシチ形等化器。

【請求項17】 受信信号サンプル値を用いて伝送路特性推定値を出力する伝送路特性推定手段と、前記受信信号サンプル値と、前記伝送路特性推定値と、状態推定によって得られる状態遷移に対応した遷移信号系列とを用いてブランチメトリックを算出するブランチメトリック演算手段と、

前記ブランチメトリックを用いてビタビアルゴリズムにより状態推定を行い、前記遷移信号系列を出力するとともに信号判定結果を出力する状態推定手段とを備えた等化器において、

バーストの最後の時点までは前記状態推定手段が出力する遷移信号系列を推定信号系列として出力し、信号推定の状態を規定する拘束長を $K$ としてバーストの最後のシンボルの時点からシンボル周期の $K-1$ 倍延長した時点までは、想定される信号系列を付加して推定信号系列として出力する推定信号系列発生手段を備え、

前記ブランチメトリック演算手段は、前記遷移信号系列に代えて前記推定信号系列をブランチメトリック算出に用いる構成であることを特徴とする等化器。

【請求項18】 複数の再生変調波を生成する変調波生成回路と、該再生変調波を信号推定値に変換する分数間隔形トランスバーサルフィルタと、受信信号サンプル値から該信号推定値を減算して得られる推定誤差信号を出力する誤差検出手段と、該推定誤差信号と該再生変調波を用いて該推定誤差信号の大きさを最小にするように該分数間隔形トランスバーサルフィルタの係数を制御する制御手段と、該推定誤差信号から変換されたメトリックを用いて状態推定を行うことにより、信号判定結果を出力し、かつ状態推定における各状態遷移に対応する複数の符号系列を該変調波生成回路へ出力する状態推定手段とを備えたことを特徴とする適応等化器。

【請求項19】 所定の周期で遷移する状態に対応した信号系列を発生し、受信信号サンプル値から各状態遷移に対応した信号推定値を減算して推定誤差を求め、その推定誤差を用いて状態推定を行い信号判定結果を出力する状態推定手段と、

各状態遷移に対応する信号系列を前記信号推定値にそれぞれ変換するトランスバーサルフィルタと、所定の遅延を与えた受信信号サンプル値および前記信号判定結果に基づいて、事前フィルタ係数ベクトルを事前フィルタ係数ベクトルに遷移行列を乗算したものに置き換えるRLSアルゴリズムにより、前記トランスバーサ

ルフィルタのフィルタ係数を前記推定誤差が最小になる値に制御する制御手段とを備えたことを特徴とする適応等化器。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、移動無線などのデジタル通信において、符号間干渉による伝送特性劣化を補償し等化する方法及び適応等化器に関する。

【0002】

【従来の技術】適応等化器の一つとして、最尤系列推定(Maximum Likelihood Sequence Estimation: MLSE)が知られている。この適応等化器では、可能性のある信号系列に対応した尤度を算出し、信号判定ではその値が最も大きい信号系列を選択する。しかし、信号系列が長くなると可能性のあるすべての信号系列の数は指数関数的に増大する。したがって、系列数を減らして演算量を抑えるために、状態推定をビタビアルゴリズムで行うビタビ形等化器が知られている。

$$r(t) = \text{Re} [y(t) \cdot \exp(j 2 \pi f t)] \quad \dots (1)$$

と表したときの準同期検波信号  $y(t)$  のサンプル値である。ここで、 $f$  はキャリア周波数、 $\text{Re}$  は実数部を表す。なお、受信信号サンプル値  $y(i)$  は、シンボルレート  $1/T$  の変調波を含み、サンプリング周期は  $T$  とする。

【0006】受信信号サンプル値  $y(i)$  を入力とする相関器 11 は、送信信号に含まれる既知信号により伝送路のインパルスレスポンスを推定する。たとえば、図 2 に示すデータ信号の先頭に付加されたトレーニング信号に対して相関をとることにより、伝送路のインパルスレスポンスが推定できる。相関器 11 は、このインパルスレスポンスの推定値をトランスバーサルフィルタ 13 のタップ係数として設定する。なお、タップ係数は、バーストのデータ信号区間では更新しない。

【0007】減算回路 12 では、受信信号サンプル値  $y(i)$  からトランスバーサルフィルタ出力を減算し、推定誤差として出力する。2乗演算回路 110 は推定誤差の 2 乗に  $-1$  を乗算し、ブランチメトリックとして出力し、スイッチ回路 14 を介してビタビアルゴリズム回路 15 に送出する。ビタビアルゴリズム回路 15 では、有限個の状態が周期  $T$  ごとに遷移するが、ここではその遷移が 4 通りの例を示す。各状態遷移に対応した符号系列が信号発生回路 16 に入力される。信号発生回路 16

【0003】図 1 は従来のビタビ形等化器に構成を示すブロック図であり、下記の文献に記載されている。

【0004】(A. Baier, G. Heinrich, and U. Wellens, "Bit Synchronization and Timing Sensitivity in Adaptive Viterbi Equalizers for Narrowband-TDMA Digital Mobile Radio Systems", Proc. IEEE Vehicular Technology Conference '88, pp. 377~384, June 1988)。

【0005】この図 1 において、入力端子 10 から準同期検波信号がサンプリング回路 111 に入力し受信信号サンプル値が出力され、この受信信号サンプル値は相関器 11 および減算回路 12 に入力される。受信信号サンプル値  $y(i)$  は、受信波  $r(t)$  を

【数 1】

は、入力された各符号系列に対応した複素シンボルの信号系列を生成し、スイッチ回路 17 は各信号系列を順次選択してトランスバーサルフィルタ 13 に送出する。トランスバーサルフィルタ 13 は、どの状態遷移に対しても共通のタップ係数を持ち、状態遷移ごとに異なる信号系列をそれぞれの信号推定値に変換して出力する。なお、トランスバーサルフィルタ 13 に送信信号と一致する複素シンボルの信号系列が入力された場合には、受信信号にほぼ等しい信号推定値が出力される。スイッチ制御回路 18 は、スイッチ回路 14 およびスイッチ回路 17 を同一タイミングで制御する。

【0008】減算回路 12 から出力される推定誤差の 2 乗に  $-1$  を乗算した値は、スイッチ回路 17 により選択された状態遷移のブランチメトリックとして評価され、ビタビアルゴリズム回路 15 に入力される。ビタビアルゴリズム回路 15 では信号判定を行い、その判定信号を出力端子 19 から出力する。

【0009】次に状態推定を行なうビタビアルゴリズムについて BPSK 変調を例に説明する。多重波伝搬路における受信信号サンプル値  $y(i)$  は以下のように表すことができる。

【0010】

【数 2】

$$y(i) = \sum_{m=0}^{K-1} h(m) a(i-m) + n(i) \quad \dots (2)$$

ただし、 $K$  は自然数であり、 $h(i)$  は伝送路のインパルスレスポンス、 $a(k)$  は BPSK 信号の複素シンボルであり、変調により  $+1$ ,  $-1$  の値をとる。 $n(i)$  はほぼ

白色のガウス雑音である。上式で  $h(i)$  が 2 波モデルのインパルスレスポンスを表し、その時間的な広がりが  $1/T$  のときには

【数3】

$$\begin{aligned}
 h_0 & \quad (m=0) \\
 h(m) &= h_1 \quad (m=1) \quad \dots (3) \\
 0 & \quad (m \neq 0, 1)
 \end{aligned}$$

となる。符号間干渉が発生しているので  $a(i)$  と  $a(i-1)$  に、それぞれ、 $h(0)$  と  $h(1)$  の重み付けをして合成したものが  $y(i)$  の値である。このとき、伝送路は2つの状態で記述される。ただし、2状態となるのは伝送路のインパルスレスポンスの時間的な広がりがある場合であり、一般的に広がりがあるとき  $(K-1)T$  のときには拘束長は  $K$  となり、伝送路は  $2^{K-1}$  の状態で記述される。時点  $i-1$  における  $s$  番目の状態を  $\sigma_{i-1}^s$  とする。ここでは、 $0 \leq s \leq 1$  であるから  $\sigma_{i-1}^0$  と  $\sigma_{i-1}^1$  となり、時点が  $(i-1)$  から  $i$  に進むとき状態が遷移する。遷移は  $a(i)$  に対する複素シンボル候補  $\alpha(i) = \pm 1$  の値に依存するので1つの状態から2通りの遷移が起きる。遷移先は再び  $\sigma_i^0$  または  $\sigma_i^1$  であるから、図

$$J_i(\sigma_i^s, \sigma_{i-1}^{s'}) = J_{i-1}(\sigma_{i-1}^{s'}) + BR(\sigma_i^s, \sigma_{i-1}^{s'}) \quad \dots (4)$$

で算出される。ただし

$$BR(\sigma_i^s, \sigma_{i-1}^{s'}) = -|y(i) - (h_0 \alpha(i) + h_1 \alpha(i-1))|^2 \quad \dots (5)$$

である。 $J_{i-1}(\sigma_{i-1}^{s'})$  は時点  $(i-1)$  におけるパスメトリックであり、尤度に対応している。状態遷移  $\sigma_{i-1}^{s'} \rightarrow \sigma_i^s$  における遷移信号系列は  $\{\alpha(i-1), \alpha(i)\}$  で表され、その要素  $\alpha(i-1)$  は時点  $(i-1)$  の状態に対応した  $a(i-1)$  の複素シンボル候補、 $\alpha(i)$  は遷移に対応した  $a(i)$  の複素シンボル候補である。ビタビアルゴリズムではマージする2つの遷移に対応した  $J_i(\sigma_i^s, \sigma_{i-1}^{s'})$  を比較して大きい方の遷移を選択し、その選択された遷移の遷移メトリックを時点  $i$  におけるパスメトリック  $J_i(\sigma_i^s)$  にする。そして、選択された遷移にリンクする状態の時系列(パス)のみを最尤系列候補として残すと、状態の数だけパスが生き残る。このパスは生き残りパスと呼ばれている。全ての生き残りパスが過去のある時点でマージするなら、その時点での状態が決定できるので信号判定を行なう。しかし、マージしないなら信号判定は先送りする。以上この操作を繰り返す。なお、メモリの制約上、状態の時系列は過去  $(D-K+1)T$  までしか記憶せず、過去  $(D-K+1)T$  の時点で生き残りパスがマージしないなら現時点で最大尤度となるパス、つまりパスメトリック最大のパスに基づいて信号判定を行なう。このとき判定される信号は、現時点から  $DT$  遅延したものであり、

3のようなトレリス図が得られる。この図が示すように1つの状態から2つの状態へ分岐し、また、2つの状態から1つの状態にマージしている。すなわち  $\alpha(i) = -1$  のとき  $\sigma_i^0$ 、 $\alpha(i) = 1$  のときには  $\sigma_i^1$  が遷移先の状態となる。遷移先でマージする2つの遷移から1つの遷移を選択するために  $\sigma_{i-1}^{s'}$  から  $\sigma_i^s$  への遷移に対応した遷移メトリック  $J_i(\sigma_i^s, \sigma_{i-1}^{s'})$  を用いる。

【0011】状態  $\sigma_{i-1}^{s'}$  から  $\sigma_i^s$  への遷移における遷移メトリックは、遷移ごとのブランチメトリック  $BR(\sigma_i^s, \sigma_{i-1}^{s'})$  を用いて

【数4】

【数5】

このDTを判定遅延時間という(G. Ungerböck, "Adaptive maximum likelihood receiver for carrier-modulated data-transmission systems, "IEEE Trans. Commun, vol. COM-22, pp. 624-636, 1974)。ただし、 $D \geq K$  である。

【0012】ところで、この従来の構成では、トランスバーサルフィルタ13のタップ係数は、つまりフィルタ特性はバーストのデータ信号区間では更新しないので、例えば移動無線のように伝送路特性の変動が激しい無線伝送路では等化特性の劣化が避けられなかった。

【0013】この等化特性の劣化を抑えるため、バーストのデータ信号区間でも伝送路のインパルスレスポンス推定を行い、伝送路特性の変動に対する追従特性を改善する試みがなされている。この構成を図4に示す。

(J. G. Proakis, Digital Communication, McGraw, Hill, 1983)。

【0014】入力端子40から準同期検波信号がサンプリング回路に入力し、受信信号サンプル値  $y(i)$  が出力される。なお、 $y(i)$  はシンボル周期  $T$  の変調波を含ん



でおり、サンプリング周期はTである。ビタビアルゴリズム回路45では有限個の状態がTごとに遷移するが、同図ではその遷移が4通りの例を示している。各状態遷移に対応した符号系列が信号発生回路47に入力している。信号発生回路47では入力した符号系列に対応する複素シンボルの信号系列を生成する。生成された複素シンボルの信号系列は、スイッチ回路48で順次選択されてトランスバーサルフィルタ410に入力される。どの状態遷移に対しても共通のタップ係数を持つトランスバーサルフィルタ410で、状態遷移ごとに異なる入力信号系列がそれぞれの信号推定値に変換され出力される。なお、トランスバーサルフィルタ410に送信信号と一致する変調波の信号系列が入力された場合には、受信信号にほぼ等しい信号推定値が出力される。信号推定値は減算器42に入力され、受信信号サンプル値 $y(i)$ との差から推定誤差が得られる。2乗算回路43は推定誤差の2乗を計算し、-1を乗算して出力する。この値はスイッチ回路44により選択された状態遷移のブランチメトリックとして評価され、ビタビアルゴリズム回路45に入力される。ビタビアルゴリズム回路45は信号判定を行ない、信号判定結果を出力端子46から出力する。制御回路412は、信号判定結果を入力とする信号発生回路47の出力と、受信信号サンプル値を入力とする遅延回路411の出力からトランスバーサルフィルタ410のフィルタ係数を推定し設定する。ここで制御回路412は、トランスバーサルフィルタ410のタップ係数に事前フィルタ係数を設定する制御手段に相当する。なお、遅延回路410はビタビアルゴリズム回路45の判定遅延時間DTだけ入力信号を遅延させる。ただし、Dは自然数である。スイッチ制御回路49は同一タイミングでスイッチ回路44、スイッチ回路48を制御する。

$$\mathbf{C}_d^H(i) = [a_d(i-D) \ a_d(i-D-1) \ \cdots \ a_d(i-D-K+1)] \quad \cdots (6)$$

ここで、 $a_d(i)$  は $a(i)$ の信号判定結果である。次に、時点 $i$ における事後フィルタ係数ベクトル $\mathbf{X}_d(i)$ を以下のようにK次元ベクトルで表す。

$$\mathbf{X}_d^H(i) = [w_d^*(i) \ w_d^*(i-1) \ \cdots \ w_d^*(i-K+1)] \quad \cdots (7)$$

ここで、\*は複素共役を表し、 $w(i)$ はトランスバーサルフィルタ410のタップ係数の値、すなわち伝送路のインパルスレスポンスを表す。なお、時点 $i$ における事

$$e_d(i) = y(-D) - \mathbf{C}_d^H(i) \mathbf{X}_d(i) \quad \cdots (8)$$

で表される事後推定誤差 $e_d(i)$ の重み付け2乗和が最小になるように $\mathbf{X}_d(i)$ を推定する。RLSアルゴリズムはこれを逐次的に行なうアルゴリズムである。 $\mathbf{X}_d(i)$ の更新アルゴリズムは以下になる。(S i

【0015】次に従来のRLSアルゴリズムを適用した制御回路412の動作について説明する。RLSアルゴリズムについては後で説明する。この構成図を図5に示す。入力端子50からDT遅延した受信信号サンプル値が入力する。減算回路51はこの信号から事前信号推定値を差し引き事前推定誤差 $\alpha_d(i)$ を出力する。乗算回路52は、 $\alpha_d(i)$ とゲインベクトル $\mathbf{K}_d(i)$ との乗算を行ない修正ベクトルを出力する。加算回路53は事前フィルタ係数ベクトルと修正ベクトルを加算し、事後フィルタ係数ベクトルを更新する。遅延回路54は事後フィルタ係数ベクトルを1T遅延させ、事前フィルタ係数ベクトルとして出力端子56から出力し、トランスバーサルフィルタ410のタップ係数に設定する。なお、このタップ係数は伝送路のインパルスレスポンスに相当する。内積演算回路55は、入力端子57から入力する信号判定結果の複素シンボルの信号系列と事前フィルタ係数ベクトルの内積を計算し、事前信号推定値を出力する。なお、ゲイン生成回路58は信号判定結果の複素シンボルの信号系列から $\mathbf{K}_d(i)$ を生成する。

【0016】ゲイン生成回路58は、逆行列演算回路59と行列演算回路60とより成る。逆行列演算回路59は後述する逆行列 $\mathbf{P}_d(i)$ を発生する。行列演算回路60は、逆行列 $\mathbf{P}_d(i)$ に後述するベクトル要素としての判定信号であるベクトル $\mathbf{C}_d(i)$ を乗算する。次にRLSアルゴリズムについて説明する。

【0017】まず、入力端子57から信号判定結果の複素シンボルの信号系列を以下に示すようなK次元ベクトル $\mathbf{C}_d(i)$ で表す。

【0018】  
【数6】

【0019】  
【数7】

前フィルタ係数ベクトルは $\mathbf{X}_d(i-1)$ である。

【0020】最小2乗法では  
【数8】

mon Haykin; "Adaptive Filtering Theory", Prentice-Hall, 1986)  
【数9】



$$K_d(i) = \frac{\lambda^{-1} P_d(i-1) C_d(i)}{1 + \lambda^{-1} C_d^H(i) P_d(i-1) C_d(i)} \quad \dots (9a)$$

$$\alpha_d(i) = y(i) - C_d^H(i) X_d(i-1) \quad \dots (9b)$$

$$X_d(i) = X_d(i-1) + K_d(i) \alpha_d(i) \quad \dots (9c)$$

$$P_d(i) = \lambda^{-1} P_d(i-1) - \lambda^{-1} K_d(i) C_d^H(i) P_d(i-1) \quad \dots (9d)$$

ここで、 $H$ は複素共役転置であり、 $P_d(i)$ は $C_d(i)$ の自己相関行列の逆行列、 $\lambda$ は忘却係数（1以下の正数）である。ここで、カルマンゲインベクトル $K_d(i)$ は $P_d(i) C_d(i)$ に等しい。

【0021】ところで、この構成ではDT遅延した受信信号サンプル値をもとに伝送路推定を行なっているの、DT過去の伝送路のインパルスレスポンスを推定していた。そのため、この遅延が無視できない高速な伝送路変動には追従できず、等化特性が劣化するという欠点があった。

【0022】また、従来の構成では、フェージング伝送路で受信レベルが大幅に低下したときの等化特性の劣化が避けられなかった。

【0023】ところで、TDMAでは図2に示す構成の

$$|h_0| < |h_1| \quad \dots (10)$$

であり、

$$y(i) = h_0 a(i) + h_1 a(i-1) + n(i) \quad \dots (11)$$

としたときに、バースト長がNのときの最後の時点Nにおけるトレリス図を図7に示す。伝送路特性推定回路が正しく動作し、伝送路特性が正確に推定されているもの

$$\begin{aligned} BR(\sigma_N^s, \sigma_{N-1}^t) &= -|y(N) - h_0 \alpha(N) - h_1 \alpha(N-1)|^2 \\ &= -|h_0 \{a(N) - \alpha(N)\} \\ &\quad + h_1 \{a(N-1) - \alpha(N-1)\} + n(N)|^2 \end{aligned} \quad \dots (12)$$

となる。非最小位相系で合成受信波のレベルが低いときには、雑音レベルが $|h_0|^2$ より大きくなることが頻繁に起る。同じ状態から分岐する2つの状態遷移はブランチメトリックには $a(N) - \alpha(N)$ で表わされるシンボル系列候補の差があまり正確に反映されない。すなわ

バーストが伝送される。このバーストは、等化器を初期化するためのトレーニング信号と、それに続くデータ信号により構成される。また、伝送路が、図6に示すように遅延時間Tの2波モデルで表わされるものとする、実際には先行波および遅延波の2つのバーストが式

(3)の重み付けをされ、雑音が付加されて受信される。したがって、各時点における先行波は、時間Tだけ遅れた過去の符号により符号間干渉を受ける。

【0024】ここでは、このようなバースト信号を受信して等化处理を行うビタビ形等化器が良好に動作しない例として、先行波のレベルが遅延波のレベルに比べて低い非最小位相系を考える。すなわち、

【数10】

【数11】

とすると、ブランチメトリック $BR(\sigma_N^s, \sigma_{N-1}^t)$ は、

【数12】

ち、図7において、状態 $\sigma_{N-1}^0$ から状態 $\sigma_N^0$ および状態 $\sigma_N^1$ に対する状態遷移B1およびB2のブランチメトリックはほぼ一致する。また、同様に状態 $\sigma_{N-1}^1$ から $\sigma_N^0$ および状態 $\sigma_N^1$ に対する状態遷移B3およびB4のブランチメトリックもほぼ一致する。したがっ

て、選択されるブランチはB 1とB 2あるいはB 3とB 4になるが、いずれの場合でも同一状態からきたものであり、ブランチメトリックの値はB 1とB 2あるいはB 3とB 4ではほとんど差がなく、両者に対応するパスメトリックの差は顕著ではない。

【0025】従来の等化器ではこの時点でメトリック計算を終了し、メトリックが最大となるパスを選択して判定信号としていたので、バーストの最終のシンボルに信号判定誤りが発生する確率が高かった。また、従来はこの欠点を回避するために、バーストの最後のシンボルに既知信号を挿入する方法がとられていたが、既知信号の伝送のためにバースト伝送効率の低下が避けられなかった。

【0026】次にサンプリングクロックと等化特性の関係について述べる。波形歪および雑音がない受信信号波形を図8に示す。サンプリングクロックのタイミングオフセットが0のときには同図のサンプリング1の時点でサンプルされる。また、タイミングオフセットが $T/2$ のときは同図のサンプリング2の時点でサンプルが行われる。等化器を良好に動作させるためには、サンプル値系列から受信信号波形が正確に再現できなくてはならない。しかしながら、シンボル間隔 $T$ ごとのサンプリングでは、タイミングオフセットがあると以下に述べるように波形再生が不正確になる。受信された図8の波形はナイキストロールオフ波形整形をしており、通常ロールオフ率は0から1までの値であるから周波数領域でみると $1/2T \sim 1/T$ の成分を含んでいる。したがって、 $T$ ごとのサンプリングでは $1/2T$ のナイキスト周波数で折り返し歪が発生する。この歪はサンプリングタイミングによって異なる。その様子を見るためサンプリング周期 $T$ のサンプリング関数で波形を再生すると、サンプリング1のときは図9、サンプリング2のときは図10のようになる。サンプリング1のときはもとの波形が再現されるが、サンプリング2のように $T/2$ のタイミングオフセットがあると、もとの波形を正確に再生することができない。また、 $T/2$ のタイミングオフセットでは平均受信電力が見かけ上小さくなっている。

【0027】以上説明したように、従来のビタビ形等化器では、サンプリング周期がシンボル周期と一致しているため、サンプリングクロックのタイミングオフセットにより等化特性が大幅に劣化するという欠点があった。

【0028】上述した従来の構成では、遅延した受信信号サンプル値をもとに伝送路推定を行なっているので、過去の伝送路インパルスレスポンスを推定していた。そのため、この遅延が無視できない高速な伝送路変動には追従できず、等化特性が劣化するという欠点があった。

【0029】また、フェージング伝送路で受信レベルが大幅に低下したときの等化特性の劣化が避けられなかった。

【0030】また、バーストの最後のシンボルに信号判

定誤りが発生する確率が高かった。また、従来はこの欠点を回避するために、バーストの最後のシンボルに既知信号を挿入する方法がとられていたが、既知信号の伝送のためにバースト伝送効率の低下が避けられなかった。

【0031】更に、サンプリング周期がシンボル周期と一致しているため、サンプリングクロックのタイミングオフセットにより等化特性が大幅に劣化するという欠点があった。

【0032】

【発明が解決しようとする課題】この発明は、上述した従来の欠点を除去し、伝送路特性が変動する場合でも優れた等化特性を得ることができる等化方法及び適応等化器を提供することを目的とする。

【0033】

【課題を解決するための手段】本発明は、上記課題を解決するために準同期検波信号を入力とし、一定のサンプリング周期で受信信号サンプル値を出力するステップと；所定の周期で遷移する、各状態遷移に対応する符号系列及び各状態遷移のパスに対応する符号系列を入力として、各状態遷移に対応する信号系列と各状態遷移のパスに対応する信号系列を出力する信号生成ステップと；前記各状態遷移に対応する信号系列を入力とし、事前フィルタ係数ベクトルをタップ係数とするトランスバーサルフィルタより成る適応フィルタを用いて、各状態遷移ごとの信号推定値を出力するステップと；前記受信信号サンプル値から前記各状態遷移ごとの信号推定値を減算して得られる推定誤差の二乗を用いて各状態遷移ごとに得られるブランチメトリックを入力とし、ビタビアルゴリズムを用いて信号判定結果と、前記各状態遷移に対応する符号系列と、前記各状態遷移のパスに対応する符号系列を出力し状態を推定するステップと；前記各状態遷移のパスに対応する信号系列と、前記信号推定値の基となる前記事前フィルタ係数ベクトルとの内積演算を行い演算値を求め、所定の遅延をした前記受信信号サンプル値から、この演算値を減算して事前推定誤差を計算するステップと、前記各状態遷移のパスに対応する信号系列から逆行列演算を行い、カルマンゲインベクトルを計算し、前記事前推定誤差に、前記カルマンゲインベクトルを乗算するステップとより成る前記補正項を計算値として求めるステップを含む前記トランスバーサルフィルタの事前係数ベクトルに計算値を補正項として加えて、前記事前フィルタ係数ベクトルを更新する制御ステップと；より成る移動無線において変動する伝送路における等化方法を提供する。

【0034】更に本発明は、準同期検波信号を入力とし、一定のサンプリング周期で受信信号サンプル値を出力するサンプリング回路より成る受信手段と所定の周期で遷移する、各状態遷移に対応する符号系列及び各状態遷移のパスに対応する符号系列を入力として、各状態遷移に対応する信号系列と、各状態遷移のパスに対応する

信号系列を出力する信号生成手段と；前記信号生成手段に接続され、前記各状態遷移に対応する信号系列を入力とし、各状態遷移ごとの信号推定値を出力する、タップ係数を備えたトランスバーサルフィルタより成る適応フィルタ手段と；前記受信信号サンプル値から、前記各状態遷移ごとの信号推定値を減算して得られる推定誤差の二乗を用いて、各状態遷移ごとにブランチメトリック演算回路によって得られるブランチメトリックを入力し、ビタビアルゴリズムを用いて信号判定結果と、前記各状態遷移に、対応する符号系列と、前記各状態遷移のパスに対応する符号系列とを出力する状態推定手段と；所定の遅延をした前記受信信号サンプル値から、前記各状態遷移のパスに対応する信号系列と、前記タップ係数との内積演算で得られる内積演算値を減算して事前推定誤差を求め、この事前推定誤差に、前記各状態遷移のパスに対応する信号系列の行列演算を行って得られるカルマンゲインベクトルを乗算して得られる乗算値を補正項として前記タップ係数に加え、このタップ係数を更新するRLSアルゴリズムを実行する制御手段と；より成る適応等化器を提供する。

#### 【0035】

【作用】本発明は各状態遷移ごとにトランスバーサルフィルタを設け、夫々の各状態遷移における推定誤差が最小になるようにRLSアルゴリズムを用いて、係数制御を行うことにより伝送路特性が変動する場合でも優れた等化特性を得ることができる。

#### 【0036】

【実施例】図11は実施例の全体構成を示し、図12は推定誤差演算回路の実施例構成を示す。

【0037】図11において、入力端子11-0から準同期検波信号がサンプリング回路11-1に入力し、受信信号サンプル値が出力される。なおサンプリング周期はTである。受信信号サンプル値Iは、各状態遷移に対応した推定誤差を演算する推定誤差演算回路11-2<sub>1</sub>～11-2<sub>4</sub>に入力される。この推定誤差演算回路の数は状態遷移の数と同じであり、ここではその遷移が4通りの例を示す。各推定誤差演算回路11-2<sub>1</sub>～11-2<sub>4</sub>は、ビタビアルゴリズム回路11-3から出力される各状態遷移に対応した符号系列Sと各状態遷移のパスに対応する符号系列Pを入力し、得られた推定誤差の2乗に-1を乗算した値0を各々の状態遷移に対応する誤差としてビタビアルゴリズム回路11-3に送出する。ビタビアルゴリズム回路11-3は信号判定を行い、判定信号を出力端子11-4から出力する。

【0038】図12において、減算回路12-0では、受信信号サンプル値Iからトランスバーサルフィルタ12-1の出力である信号推定値を減算し、推定誤差を出力する2乗演算回路12-2は、推定誤差の2乗に-1を乗算した値0をビタビアルゴリズム回路11-3に出力する。信号発生回路12-3は、ビタビアルゴリズム

回路11-3から状態遷移に対応した符号系列Sを入力とし、シンボル系列として生成する。トランスバーサルフィルタ12-1は、状態遷移に対応したシンボル系列を畳み込み演算することにより信号推定値に変換するフィルタである。この信号推定値は、減算回路12-0に送出される。信号発生回路12-5は、ビタビアルゴリズム回路11-3から状態遷移のパスに対応する符号系列Pを入力とし、シンボル系列として生成する。遅延回路12-6は、受信信号サンプル値Iを所定の遅延をさせ、出力する。ただし、トレーニング信号区間では遅延させないのでそのまま出力する。制御回路12-4は、トレーニング信号と遅延回路12-6の出力を用いトランスバーサルフィルタ12-1のタップ係数を初期推定するが、データ信号区間においても状態遷移のパスに対応したシンボル系列と遅延回路12-6の出力に基づいて、トランスバーサルフィルタ12-6のタップ係数をリアルタイムに更新する。ここで制御回路12-4にはRLSアルゴリズムを適用しており、図5に示す従来の回路構成が適用される。

【0039】なお、ビタビアルゴリズム回路11-3は状態推定手段も構成し、適応フィルタはトランスバーサルフィルタ12-1に対応し、制御手段は制御回路12-4に対応する。受信手段はサンプリング回路11-1に対応し、信号生成手段は信号発生回路12-3、12-5に対応する。またブランチメトリック演算手段は、減算回路12-0、2乗演算回路12-2に対応する。また、各状態遷移に対して時分割して演算処理を行う構成とすれば、推定誤差演算回路11-2<sub>1</sub>～11-2<sub>4</sub>を1つに集約することができる。

【0040】次に状態遷移のパスに対応する符号系列について図13を用いて説明する。同図では変調方式BPSK、状態数2の場合であり、図3と同じである。状態遷移のパスに対応する符号系列として、(i)分岐する状態に接続する生き残りパス、(ii)状態遷移と生き残りパスを含む符号系列、の2通りの選び方がある。(i)の場合、状態 $\sigma_i^0$ から分岐する状態遷移B1、B2では、状態遷移のパスに対応する符号系列はパス0、つまり $\sigma_i^0$ に接続する生き残りパスに対応する符号系列となる。同様に状態 $\sigma_i^1$ から分岐する状態遷移B3、B4では、 $\sigma_i^1$ に接続する生き残りパス、パス1に対応する符号系列となる。この場合、遅延回路12-6は、受信信号サンプル値を1T遅延させなくてはならない。一方、(ii)の場合、状態遷移B1のパスに対応する符号系列は、B1とパス0を含む符号系列となり、明らかに状態遷移によって異なる符号系列となる。この場合、遅延回路12-6は、受信信号サンプル値Iを遅延させずに出力させなくてはならない。

【0041】上記の説明で明らかのように、状態遷移のパスに対応する符号系列として、分岐する状態に接続する生き残りパスとする場合、伝送路推定を状態数通り行



えば良く、演算量が削減できる。

【0042】図14は図11及び図12に示す実施例の装置が得るこの発明の効果の説明する図であり、デジタル移動通信における平均 $E_b/N_0$ に対する平均ビット誤り率特性(BER)を計算機シミュレーションによって求めた結果である。シミュレーション条件は、変調方式がQPSK方式、伝送速度が40kb/s、最大ドップラ周波数が160Hzとし、伝搬路モデルとして2波の遅延時間差1Tの2波レイリーモデルを用いた。また、□印は本発明構成による特性を示し、●印は従来構成による特性を示す。本発明では、現時点の伝送路のインパルスレスポンスを推定しているので、伝送路の変動に追従でき、図に示すように従来方式に比べて等化特性が改善されていることがわかる。

【0043】図15は、この発明の他の実施例の構成を示すブロック図である。ここでは2ブランチダイバーシチブランチ、状態遷移の数が4通りの例を示す。同図において、入力端子15-0、入力端子15-2からダイバーシチブランチごとの準同期検波信号が入力する。サンプリング回路15-1およびサンプリング回路15-3は、それぞれダイバーシチブランチごとの準同期検波信号をサンプリング周期Tでサンプリングし、それぞれダイバーシチブランチごとの受信信号サンプリング値が出力される。この受信信号サンプル値 $I_1$ 、 $I_2$ はそれぞれ、ダイバーシチブランチごとに各状態遷移に対応した推定誤差を演算する推定誤差演算回路15-4<sub>1</sub>～15-4<sub>4</sub>、15-4<sub>5</sub>～15-4<sub>8</sub>に入力される。各ダイバーシチブランチで、この推定誤差演算回路の数は状態遷移の数と同じである。各推定誤差演算回路15-4<sub>1</sub>～15-4<sub>4</sub>、15-4<sub>5</sub>～15-4<sub>8</sub>は、ビタビアルゴリズム回路15-6から出力される各状態遷移に対応した符号系列Sと、各状態遷移のパスに対応する符号系列Pを入力とし、得られた推定誤差の2乗に-1を乗算した値Oを加算回路15-5<sub>1</sub>～15-5<sub>4</sub>へ出力する。加算回路15-5<sub>1</sub>～15-5<sub>4</sub>は、各状態遷移に対してダイバーシチブランチごとの推定誤差の2乗和に-1を乗算した値を、各々の状態遷移に対応するブランチメトリックとしてビタビアルゴリズム回路15-6に送出する。ビタビアルゴリズム回路15-6は信号判定を行い、判定信号を出力端子15-7から出力する。ここで推定誤差演算回路15-4<sub>1</sub>～15-4<sub>4</sub>、15-4<sub>5</sub>～15-4<sub>8</sub>は上述した図12に示す回路構成と同様の構成である。

【0044】このようにダイバーシチ受信方式へと拡張

しているので、伝送路特性が高速に変動し、また雑音が多い伝送路の場合でも優れた等化特性を得ることができる。

【0045】図11に示す発明の実施例構成において、推定誤差演算回路11-2の構成のみを変更したものであり、推定誤差演算回路16-0としてその構成例を図16に示す。

【0046】推定誤差演算回路16-0が推定誤差演算回路11-2と異なる点は、信号発生回路16-10とトランスバーサルフィルタ16-5の間、信号発生回路16-9と制御回路16-4の間に信号変換回路16-7、16-8が挿入されていることにある。

【0047】以下では、この信号変換回路16-7、16-8について詳細に説明する。

【0048】なお、条件としては、拘束長Kが2、伝送路が遅延時間Tの2波モデルで表され、先行波のレベルが低い非最小位相系であるとする。したがって、バーストの最後の時点Nでメトリック計算を終了すると、上述したようにバーストの最後のシンボルにおいて判定誤りが発生する確率が高くなる。それに対して、本実施例では、信号変換回路16-7、16-8から出力されるシンボル系列を用いることにより、等化处理をTだけ延長して信号判定を行うことになる。この信号判定について、バースト後に信号がない場合と、バーストの直後に次のバーストがあり、しかもそのバーストの先頭に既知信号がある場合に分けて説明する。

【0049】第1に、バースト後に信号がない場合について説明する。

【0050】延長された時点N+1では送信信号が送られてこないで、従来の等化器のように状態遷移トレリスに基づいて遷移信号系列を生成し、ブランチメトリックを算出しても正しい値は得られない。

【0051】そこで、時点N+1では想定される信号 $\alpha(N+1)=0$ を信号変換回路16-7、16-8で生成する。このシンボル系列を $\{\alpha(N), 0\}$ としてブランチメトリックを演算する。また、ビタビアルゴリズム演算回路11-3では、新しい状態 $\sigma_{N+1}^2$ を設け、時点N+1ではこの新しい状態にマージするとする。この操作を図17に示す。

【0052】状態 $\sigma_N^0$ から状態 $\sigma_{N+1}^2$ に対する状態遷移B5、および状態 $\sigma_N^1$ から状態 $\sigma_{N+1}^2$ に対する状態遷移B6に対応するブランチメトリックBR( $\sigma_{N+1}^2, \sigma_N^s$ )は、

【数13】

$$\begin{aligned} BR(\sigma_{N+1}^2, \sigma_N^s) &= -|y(N+1) - h_1 \alpha(N)|^2 \\ &= -|h_1 \{a(N) - \alpha(N)\} + n(N+1)|^2 \end{aligned}$$

… (13)

となる。このブランチメトリックには  $(\sigma_N^s, \sigma_{N-1}^t)$  より、時点Nにおける実際の信号  $a(N)$  と推定信号  $\alpha(N)$  との差分  $a(N) - \alpha(N)$  が式(12)のBR  $(\sigma_N^s, \sigma_{N-1}^t)$  より明確に現れるので、パスメトリックスには  $\alpha(N)$  の違いが反映される。したがって、状態遷移B5およびB6から遷移メトリック  $J_{N+1}(\sigma_{N+1}^2, \sigma_N^s)$  が最大となるものを選んで信号判定を行えば、バースト最後のシンボル誤りを軽減することができる。

【0053】第2にバーストの直後に次のバーストがあり、しかもそのバーストの先頭に既知信号がある場合について説明する。

【0054】各状態が次バーストの既知信号に対応する状態にマージしたとして、想定される信号系列  $\alpha(N+1)$  に既知信号を用い、信号変換回路16-7、16-8で生成する推定信号系列  $\{\alpha(N), \alpha(N+1)\}$  として状態遷移に対応するブランチメトリックを計算する。この操作を図18に示す。なお、ここでは例として  $\alpha(N+1) = -1$  の場合について示す。状態  $\sigma_N^0$  から状態  $\sigma_{N+1}^0$  に対する状態遷移B7、および状態  $\sigma_N^1$  から状態  $\sigma_{N+1}^0$  に対する状態遷移B8から遷移メトリックが最大となるものを選んで信号判定を行えば、バースト最後のシンボル誤りを軽減することができる。

【0055】なお、ここではバーストの最後のシンボルから1シンボル延長したブランチメトリックまでを考慮したが、伝送路のインパルスレスポンスが  $(K-1)T$  の時間広がりをもつときには、 $K-1$ シンボル延長して状態推定を行う必要がある。

【0056】また、以上説明した実施例はBPSK変調の場合であるが、他のPSK変調およびQAM変調の場合にも同様に本発明の適用が可能である。

【0057】図19は、本発明の効果を説明する図であり、デジタル移動通信における平均  $E_b/N_0$  に対する平均ビット誤り率特性を計算機シミュレーションによって求めた結果である。シミュレーション条件は、変調方式がQPSK方式、伝送速度が40kb/s、伝送路推定にRLSアルゴリズムを適用しその忘却係数  $\lambda$  が0.9とし、伝搬路モデルとして先行波の複素振幅を0.5、遅延波の複素振幅を1.0とした静的2波モデルとした。また、バーストの後には信号がこないものとする。ここで、□印はバーストの最後のシンボルに既知信号を挿入しない場合（従来技術）の特性を示し、×印はバーストの最後のシンボルに既知信号を挿入した場合（従来技術）の特性を示す。また、○印は本発明実施例による特性を示す。

【0058】図に示すように、本実施例の構成では、従来のバーストの最後のシンボルに既知信号を挿入しない場合に比べて等化特性の改善が図られ、さらにバーストの最後のシンボルに既知信号を挿入する場合と同等の等化特性を得ることができる。したがって、バーストの最

後のシンボルを情報の伝送に使用することができ、その分バーストの伝送効率を高めることができる。

【0059】図20に示すブロック構成は、図11においてサンプリング回路11-1のサンプリング周期を分数間隔にし、推定誤差演算回路11-2の構成の他の構成例を示したものであり、入力端子20-1から受信信号サンプル値が入力される。以下では、サンプリング周期が  $T/2$  の場合を例に説明する。状態推定手段に相当するビタビアルゴリズム回路11-3では各状態遷移に対応した符号系列Sと、各状態遷移のパスに対応する符号系列Pを出力し、信号発生回路20-5、20-6に入力している。信号発生回路20-5、20-6では、入力した符号系列に対応するシンボル系列を生成する。変調波再生回路20-7、20-8ではサンプリング周期ごとの変調波を発生させるため、信号発生回路20-5、20-6の出力をフィルタリングする。ここで信号発生回路20-5、20-6と変調波再生回路20-7、20-8は信号生成手段に相当する。変調再生回路20-7の出力であるサンプリング周期ごとの再生変調波は、分数間隔形トランスバーサルフィルタ20-13に入力される。分数間隔形トランスバーサルフィルタ20-13はタップ係数と再生変調波との畳み込み演算を行い、信号推定値を出力する。なお、分数間隔形トランスバーサルフィルタ20-13に送信信号と一致する再生変調波が入力された場合には、受信信号にほぼ等しい信号推定値が出力される。信号推定値は減算回路20-9に入力され、受信信号サンプル値との差からサンプリング周期ごとに推定誤差信号  $\alpha(i_f)$  が得られる。ただし、 $i=0, 1/2, 1, 3/2 \dots$  である。2乗演算回路20-10は推定誤差信号の2乗を計算し、-1を乗算して出力する。メトリック回路20-11は1シンボル当たり2回出力される推定誤差信号の2乗から1シンボル当たり1個のブランチメトリックに変換するためのものである。その方法としては、 $\alpha(i)$  と  $\alpha(i-1/2)$  に適当な重み付けをして合成するなどの多様な方法が考えられる。ここでは、例えば時刻  $i$  におけるブランチメトリックとして  $\{-|\alpha(i)|^2 + |\alpha(i-1/2)|^2\}$  を計算し出力する。メトリック回路20-11の出力は図11に示すビタビアルゴリズム回路11-3に入力される。制御回路20-12は、変調波再生回路20-8の出力と遅延回路20-14によって所定の遅延をした受信信号サンプル値を用いて推定誤差信号の大きさが最小になるようRLSアルゴリズムにより伝送路推定を行い、事前フィルタ係数ベクトルをタップ係数として分数間隔形トランスバーサルフィルタ20-13に設定する。ここで制御回路20-12は制御手段に相当する。

【0060】図21に分数間隔形トランスバーサルフィルタ20-13の構成図を示す。同図では、サンプリング周期が  $T/2$ 、遅延波の遅延時間が  $1T$  以下でタップ数3の場合を示している。変調波再生回路20-8の出

力を  $b(i_f)$  とする。入力端子 21-0 から  $b$

$(i_f)$  が入力する。遅延素子 21-1, 21-2 は入力を  $T/2$  遅延させる。乗算回路 21-3 には  $b$

$(i_f)$  が、乗算回路 21-4 には  $b(i_f - 1/2)$  が、乗算回路 21-5 には  $b(i_f - 1)$  が設定される。また、事前フィルタ係数ベクトルはタップ係数  $w_0, w_1, w_2$  として乗算回路 21-3、乗算回路 21-4 および乗算回路 21-5 に設定される。各乗算器の乗算結果は加算器 21-6 によりたし合わされ、出力端子 21

$$b(i_f) = \sum_k h_R[(i_f - k)T] a_d(k) \quad \dots (14)$$

となる。ただし、 $h_R(t)$  はコサインロールオフフィルタのインパルスレポンスである。 $h_R(t)$  はナイキスト

$$h_R(kT) = \begin{cases} 1 & k = 0 \\ 0 & k \neq 0 \end{cases} \quad \dots (15)$$

である。したがって、 $i_f$  が整数のとき  $b(i_f)$  は  $a_d(i)$  となる。しかし、 $i_f$  が半整数のときは、(14) 式を用いて計算しなくてはならない。このとき無限過去および無限未来の  $a_d(i)$  に依存するので厳密に求めることは不可能だが、 $h_R(t)$  が原点から遠ざかると

$$b(i+1/2) = h_R(T/2) a_d(i) + h_R(-T/2) a_d(i+1)$$

...

次に分数間隔サンプリングと等化特性の関係について、サンプリング周期  $T/2$ 、波形歪および雑音がない受信信号波形を例に図 22~24 を用いて説明する。サンプリングクロックのタイミングオフセットが 0 のときには図 22 のサンプリング 1 の時点でサンプルされる。また、タイミングオフセットが  $T/4$  のときには同図のサンプリング 2 の時点でサンプルが行われる。サンプリング周期  $T/2$  のサンプリング関数で波形を再生すると、サンプリング 1 のときは図 23、サンプリング 2 のときは図 24 のようになる。明らかにタイミングオフセットがあっても、もとの波形を正確に再生できることがわかる。これは  $T/2$  サンプリング間隔のためにナイキスト周波数  $1/T$  で折り返しが発生してもサンプリングされる受信波に  $1/T$  以上の周波数成分が含まれないので折り返し歪が発生しないためである。このように、タイミングオフセットであっても分数間隔サンプリングされたサンプル値は劣化しない。したがって、分数間隔サンプリングされた受信信号サンプル値と分数間隔ごとに再生変調波を生成し、両者を分数間隔ごとに比較できる上記実施例の構成では、タイミングオフセットがある場合でも優れた等化特性が得られる。

【0063】本発明の効果を確かめるために、計算機シミュレーションを行った。その結果を図 25 に示す。変調方式はロールオフ率 0.5 の OQPSK 変調、伝送路モデルは 1 波静的モデルであり、 $E_0/N_0 = 8 \text{ dB}$  とした。伝送路推定には RLS アルゴリズムを適用し、その

-7 から出力される。

【0061】次に、変調波再生回路 20-7, 20-8 の動作について、送信フィルタおよび受信フィルタにロールオフフィルタを用いている場合を例にとり説明する。このとき、変調波再生回路 20-7, 20-8 はロールオフフィルタの働きをし、その出力  $b(i_f)$  はロールオフフィルタ出力を  $T/2$  でサンプリングしたものである。 $b(i_f)$  を式で表わすと

【数 14】

条件を満たしており、

【数 15】

減衰することを考慮して、演算量を軽減するため隣接複素振幅のみを使い以下のように近似する。

【0062】

【数 16】

忘却係数を従来技術では 0.8、本発明では 0.9 とした。●と○印は、それぞれ本実施例と従来例の結果である。

【0064】この結果から明らかなように、従来の技術に比べてタイミングオフセットによる劣化を押さえることができる。

【0065】図 26 に示す推定誤差演算回路 26-0 は、図 11 に示す装置のブロック構成図のうち推定誤差演算回路 11-2 の他の構成例を示す。

【0066】この推定誤差演算回路 26-0 が図 20 に示す推定誤差演算回路 20-0 と異なる点は、信号発生回路 26-9 と変調波再生回路 26-13 の間、信号発生回路 26-8 と変調波再生回路 26-12 の間に信号変換回路 26-11, 26-10 が挿入されていることにある。

【0067】この信号変換回路 26-10, 26-11 は図 16 の信号変換回路 16-7, 16-8 と全く同一のものである。したがって、バースト最後のシンボル誤りを軽減することができる。

【0068】図 27 に示す制御回路 97 は、図 11 に示す実施例の装置における推定誤差演算回路 11-2 の構成要素である図 12 に示す制御回路 12-4 の回路構成例を示す。

【0069】尚、この制御回路 27-0 は図 5 に示す制御回路 412 と同一部分には同一符号を付している。

【0070】図 27 に示す制御回路 27-0 は、上述し



たRLSアルゴリズムにより伝送路推定を行っている。

【0071】ここで入力端子57からの状態遷移に対応したシンボル系列を、 $k$ 次元ベクトル $C_m(i)$ で表わ

$$C_m^H(i) = [a_m(i) \ a_m(i-1) \ \cdots \ a_m(i+K+1)] \quad \cdots (17)$$

ここで $a_m(i)$ は各状態推移に対応した複素シンボル候補である。

【0073】RLSアルゴリズム式(9-a)～(9-d)には行列演算が含まれるので、実質的な数値演算量はほぼタップ数 $M$ の2乗に比例して増加する。しかし、入力端子57から入力される信号ベクトル $C_m(i)$ は信号発生回路12-5から出力される雑音を含まない信号であるので、その自己相関行列 $P_m(i)$ は受信信号サン

$$K_m(i) = P_0 C_m(i) \quad \cdots (18)$$

を用いることができる。ここで $K_m(i)$ はカルマンゲンベクトルである。なお、 $P_0$ は固定行列であり、変調信号に対するアンサンブル平均によりあらかじめ理論的に求めておくことができる行列である。また、トレーニング終了時における $P_m(i)$ の値を $P_0$ として用いてもよい。

【0075】このように逆行列演算に代えて固定行列を用いた回路構成が図27である。制御回路27-0は図5の制御回路412の逆行列演算回路列を固定行列 $P_0$ で置き換えたものである。

【0076】上記の説明で明らかなように、演算量を削減することができる。

【0077】図28に示す制御回路28-0は図11に示す実施例の装置における推定誤差演算回路11-2の

$$z(t) = s(t) + n_2(t) \quad \cdots (19)$$

で表される信号 $z(t)$ を例に説明する。なお、 $s(t)$ は雑音で劣化する前の信号であり、 $n_2(t)$ は付加雑音である。

【0081】ここで、サンプリング周期を $T$ としたときの $z(t)$ のサンプリング値を $z(i)$ とし、 $z(i)$ をもとに $s(kT)$ を推定する場合において、従来の最小二乗法と本アルゴリズムの違いを説明する。なお、アルゴリズムが実質的に記憶しているデータが現時点から $\zeta$ 過去までであり、それ以降のデータは忘却するものとする。この $\zeta$ は時定数と呼ばれている。

【0082】従来の最小二乗法は、時定数 $\zeta$ の間 $s(t)$ が一定であるとみなし、 $kT - \zeta \leq t \leq kT$ の区間の $\{z(i)\}$ を平均して $s(kT)$ を推定する。 $\zeta = 5T$ とした最小二乗法による推定の様子を図29に示す。図において、点線は $s(t)$ の軌跡であり、○印は $z(i)$ の値を示す。ここで、 $s(kT)$ の推定値 $s_e'(kT)$ の値をもつ横軸の平行線を一点鎖線で示した。図から明らかなように、 $s_e'(kT)$ は $kT - \zeta \leq t \leq kT$ の区間の $\{z(i)\}$ の平均値になっている。 $s\{(k+1)T\}$ を推定するとき

す。

【0072】

【数17】

ブル値 $y(i)$ に依存せず、また十分に時間が経過した後では一定値となる。

【0074】したがって、式(9-d)による逆行列 $P_m(i)$ の更新演算の代わりに、 $P_m(i) = P_0$ とするとともに、式(9-a)と式(9-d)から $K_m(i) = P_m(i) C_m(i)$ となることを利用し、式(3)の代わりに

【数18】

…(18)

構成要素である図12に示す制御回路12-4の他の回路構成を示す。

【0078】尚この制御回路28-0は図5に示す制御回路412と同一部分には同一符号を付している。

【0079】図28に示す制御回路28-0が図27に示す制御回路27-0と異なる点は、遅延回路54と内積演算回路55との間に行列演算回路28-1があり、事前フィルタ係数ベクトルの代わりに事前フィルタ係数ベクトルに遷移行列を乗算したものを出力端子56から出力することにある。

【0080】以下、この制御回路28-0における伝送路推定アルゴリズムの原理について

【数19】

…(19)

は、 $(k+1)T - \zeta \leq t \leq (k+1)T$ の区間の $\{z(i)\}$ を平均する。以下、この操作を繰り返して $s(hT)$ 、 $h = k+2, \dots$ を推定していく。この図からも、 $\zeta$ を小さくすれば $s(t)$ の時間的な変動に追従できることがわかる。しかし、 $\zeta$ をあまり小さい値に設定すると、数値的な発散を起こすので、追従性には限界がある。

【0083】本アルゴリズムは、時定数 $\zeta$ の間、 $s(t)$ が時間的に1次関数的に変動するとし、 $kT - \zeta \leq t \leq kT$ の区間で直線近似を行って $s(kT)$ を推定する。 $\zeta = 5T$ とした本アルゴリズムによる推定の様子を図30に示す。図において、点線 $s(t)$ の軌跡であり、○印は $z(i)$ の値を示す。ここで推定した直線を一点鎖線で示した。この直線の $t = kT$ における値は、 $s(kT)$ の推定値 $s_e'(kT)$ である。 $s\{(k+1)T\}$ を推定するときには、 $(k+1)T - \zeta \leq t \leq (k+1)T$ の区間を直線近似し、この直線の $t = (k+1)T$ における値を推定値とする。以下、この操作を繰り返して $s(hT)$ 、 $h = k+2, \dots$ を推定していく。図29を比較することにより本アルゴリズムは従来の最小二乗法よりも変動が速いと

きに精度良く推定でき、追従性が優れているといえる。

【0084】さらに、本アルゴリズムは推定した直線を外挿することにより、未来の時点の信号を予測することが可能である。すなわち、現時点を  $kT$  とし、このときの推定値を  $s_e(kT)$ 、 $T$  時間当たりの増加量（直線の傾

$$s^H(k) = [s_e^{(1)*}(kT) \quad s_0^*(kT)] \quad \dots (20)$$

と定めると、 $1T$  未来の  $s(k)$ 、すなわち  $s(k+1)$  を予測するとは、

$$\Phi_s = \begin{bmatrix} 1 & 0 \\ 1 & 1 \end{bmatrix} \quad \dots (21)$$

に示す  $2 \times 2$  行列  $\Phi_s$  を左からかけることに等しい。この演算により傾きは変わらず、信号の推定値のみが  $s_e^{(1)}(kT)$  分増加する。同様に、 $\Phi_s(L)$  をかければ  $L T$  未来を予測することができる。

【0085】このアルゴリズムを伝送路推定に適用す

$$X_{ext}^H(i) = [w_m^{(1)*}(i) \quad w_m^*(i) \quad w_m^{(1)*}(i-1) \quad w_m^*(i-1) \quad \dots \quad w_d^{(1)*}(i-K+1) \quad w_d^*(i-K+1)] \quad \dots (22)$$

と表わす。ここで  $w_m^{(1)}(i)$  はトランスバーサルフィルタ  $12-1$  のタップ係数の  $1$  次時間微分、すなわち伝送路インパルスレスポンスの  $1$  次時間微分を表わす。次に、事後フィルタ係数ベクトル  $X_{ext}(i)$  と内積演算を

$$C_{ext}^H(i) = [0 \quad a_m(i) \quad 0 \quad a_m(i-1) \quad \dots \quad 0 \quad a_m(i-K+1)] \quad \dots (23)$$

となる。また式 (21) を拡張し、 $2K \times 2K$  の遷移行列  $\Phi$  を

$$\Phi_{kq} = \begin{cases} 1 & (k=q) \\ 1 & (k=2m, q=2m-1, m: 1, 2, \dots) \\ 0 & (\text{その他}) \end{cases}$$

... (24)

と示される。

【0086】ここで、 $\Phi_{kp}$  は  $\Phi$  の  $k$  行  $p$  列番目の行列要素を示す RLS アルゴリズムでは、 $X_m(i-1)$  が事前フィルタ係数ベクトルに相当するが、本アルゴリズムでは、 $\Phi X_{ext}(i-1)$  が事前フィルタ係数ベクトルに相当

き) を  $s_e^{(1)}(kT)$  とすると、 $1T$  未来は  $s_e(kT) + s_e^{(1)}(kT)$  として予測できる。ただし、ここでは直線の傾きは変化しないと仮定した。以下、これを行列を使って表現する。2 次ベクトル  $s(k)$  を

【数 20】

【数 21】

る。すなわち、伝送路インパルスレスポンスが時間に対して 1 次関数的に変動するとみなして推定を行う。式 (20) を拡張し、事後フィルタ係数ベクトル  $X_{ext}(i)$  を  $2K$  次元ベクトルを用いて、

【数 22】

行って信号推定値が算出できるように、入力端子  $28-9$  から入力する状態遷移のシンボル系列を  $2K$  次元ベクトル  $C_{ext}(i)$  で表わすと、

【数 23】

【数 24】

する。この変更に伴い、事後フィルタ係数ベクトル  $X_{ext}(i)$  の更新アルゴリズムは (9-a) ~ (9-d) 式で表される RLS アルゴリズムについて、

【数 25】

$$\begin{aligned}
X_d(i) &\rightarrow X_{ext}(i) \\
X_d(i-1) &\rightarrow \Phi X_{ext}(i-1) \\
C_d(i) &\rightarrow C_{ext}(i) \\
P_d(i) &\rightarrow P_{ext}(i) \\
P_d(i-1) &\rightarrow \Phi P_{ext}(i-1) \Phi^T
\end{aligned}
\quad \dots (25)$$

と置き換えることにより、算出することができる。なお、 $P_{ext}(i)$  は  $C_{ext}(i)$  の自己相関行列の逆行列である。

【0087】次に、事後フィルタ係数ベクトル  $X_{ext}(i)$  の更新アルゴリズムの簡略化について説明す

$$K_{ext}(i) = P_0$$

とするとともに、

$$K_{ext}(i) = P_{ext}(i) C_{ext}(i)$$

となることを利用し、

$$K_{ext}(i) = P_0 C_{ext}(i) \quad \dots (26)$$

と近似する。なお、 $P_0$  は固定行列であり、変調信号に対するアンサンブル平均によりあらかじめ理論的に求めておくことができる行列である。また、トレーニング終了後における  $P_{ext}(i)$  の値を  $P_0$  として用いてもよい。

【0088】このような回路構成では、従来構成と異なって遅延していない受信信号サンプル値  $y(i)$  をもとに伝送路推定を行っているので、現時点の伝送路のインパルスレスポンスを推定することができ、かつ追従性の優れた適応アルゴリズムで伝送路推定を行うので、追従性が向上して等化特性を大幅に改善することができる。

【0089】なお、ここでは伝送路インパルスレスポンスが時間に対して1次関数的に変動するとみなしてアルゴリズムを説明したが、2次以上の高次関数的に変動するとした場合でも、 $X_{ext}(i)$ 、 $C_{ext}(i)$  および遷移行列  $\Phi$  を変更することにより容易に対応することができる。

【0090】図31は、図28に示す制御回路28-0を用いた推定誤差演算回路11-2を有する図11に示す装置の効果を説明する図であり、デジタル移動通信における平均  $E_b/N_0$  に対する平均ビット誤り率特性 (BER) を計算機シミュレーションによって求めた結果である。シミュレーション条件は、変調方式がQPSK方式、伝送速度が40kb/s、最大ドップラ周波数が160Hzとし、伝搬路モデルとして2波の遅延時間差1Tの2波レイリーモデルを用いた。また、□印は本発明構

成による特性を示し、●印は従来構成による特性を示す。本発明では、現時点の伝送路のインパルスレスポンスを推定し、かつ追従性の優れた適応アルゴリズムで伝送路推定を行っているので、伝送路の変動に高速に追従でき、図に示すように従来方式に比べて等化特性が大幅に改善されていることがわかる。

【数26】

成による特性を示し、●印は従来構成による特性を示す。本発明では、現時点の伝送路のインパルスレスポンスを推定し、かつ追従性の優れた適応アルゴリズムで伝送路推定を行っているので、伝送路の変動に高速に追従でき、図に示すように従来方式に比べて等化特性が大幅に改善されていることがわかる。

【0091】以上、状態遷移に対してそれぞれ異なる適応フィルタを用いる実施例について説明したが、各状態遷移に対して共通の適応フィルタを用いる実施例について図32はこの発明の他の実施例構成を示すブロック図である。

【0092】なお、ここでは2ブランチダイバーシチを例に説明するが、3ブランチ以上の場合でも同様である。

【0093】図において、入力端子32-1<sub>1</sub>、32-1<sub>2</sub>から準同期検波信号がサンプリング回路32-2<sub>1</sub>、32-2<sub>2</sub>に入力し、受信信号サンプル値  $y_1(i)$ 、 $y_2(i)$  が出力され、それぞれ相関器32-3<sub>1</sub>、32-3<sub>2</sub> および減算回路32-5<sub>1</sub>、32-5<sub>2</sub>に入力される。相関器32-3<sub>1</sub>、32-3<sub>2</sub>は、送信信号に含まれる既知信号によりブランチごとの伝送路のインパルスレスポンスを推定し、各ブランチごとのインパルスレスポンスで設定する。なお、トランスバーサルフィルタのフィルタ特性は、バーストのデータ信号区間では、更新しない。

【0094】各減算回路32-5<sub>1</sub>、32-5<sub>2</sub>では、



それぞれ受信信号サンプル値  $y_1(i)$ ,  $y_2(i)$  から各フィルタ出力を減算し、得られた推定誤差は各ブランチごとの2乗回路32-6<sub>1</sub>, 32-6<sub>2</sub>に入力される。各2乗回路32-6<sub>1</sub>, 32-6<sub>2</sub>で2乗され-1を乗算された推定誤差は、合成回路32-7に入力されて足合わされ、推定誤差の絶対値2乗和に-1を乗算した値として、以下従来と同様のスイッチ回路32-10を介してビタビアルゴリズム回路32-11に入力される。ビタビアルゴリズム回路32-11では、有限個の状態が周期Tごとに遷移するが、ここではその遷移が4通りの例を示す。各状態遷移に対応した符号系列が入力される信号発生回路32-12では、入力された各符号系列に対応した信号系列を生成し、スイッチ回路32-9は各信号系列を順次選択して各ブランチごとのトランスバーサルフィルタ32-4<sub>1</sub>, 32-4<sub>2</sub>に送出する。スイッチ制御回路32-8は、スイッチ回路32-9およびスイッチ回路32-10を同一タイミングで制御する。

【0095】本実施例では、各ダイバーシチブランチのトランスバーサルフィルタ33-4<sub>1</sub>, 33-4<sub>2</sub>が、どの状態遷移に対しても共通のタップ係数を持ち、状態遷移ごとに異なる信号系列をそれぞれの信号推定値に変換して出力する。なお、信号推定値を出力する処理は、例えばトランスバーサルフィルタのタップ係数で、信号系列の複素振幅を畳み込み演算することにより行われる。

【0096】合成回路33-7から出力される推定誤差の2乗和に-1を乗算した値は、スイッチ回路33-10により選択された状態遷移の誤差として評価され、ビタビアルゴリズム回路33-11に入力される。ビタビアルゴリズム回路33-11では信号判定を行い、その判定信号を出力端子33-13から出力する。

【0097】このような構成にすることにより、従来技術に較べて受信信号のレベル低下に伴う劣化を抑えることができる。

【0098】図33は、信号発生回路32-12とスイッチ回路32-9の間に、信号変換回路33-13を挿入した実施例である。なお、信号変換回路33-13は図16の信号変換回路16-7, 16-8と同様の動作をする。図16で示した実施例と同様、本実施例はバーストの最後のシンボルの信号判定誤りを抑えることができる。

【0099】図34は、図32の実施例でトランスバーサルフィルタ32-4<sub>1</sub>, 32-4<sub>2</sub>を分数間隔形トランスバーサルフィルタ34-4<sub>1</sub>, 34-4<sub>2</sub>で置き換え、信号発生回路32-12とスイッチ回路32-9の間に、変調波再生回路34-15を挿入し、2乗演算回路32-6<sub>1</sub>, 32-6<sub>2</sub>と加算回路32-7の間に、メトリック回路34-7<sub>1</sub>, 34-7<sub>2</sub>を挿入した実施例である。ただし、サンプリング回路34-2<sub>1</sub>, 34-

2<sub>2</sub>のサンプリング周期はシンボル周期T未満し、メトリック回路34-7<sub>1</sub>および34-7<sub>2</sub>は図20のメトリック回路20-11と同様の動作をする。このような構成にすることにより、図20で説明したようにタイミングオフセットによる劣化を抑えることができる。

【0100】図35は、図34に示す変調波再生回路34-15と信号発生回路35-14の間に信号変換回路35-15を挿入した実施例である。本実施例は、タイミングオフセットによる劣化を抑え、かつバーストの最後のシンボルの信号判定誤りを抑えることができる。

【0101】図36は、本発明の他の一実施例構成を示すブロック図である。なお、ここでは2ブランチダイバーシチを例に説明するが、3ブランチ以上の場合も同様である。

【0102】図において、入力端子36-1<sub>1</sub>, 36-1<sub>2</sub>から準同期検波信号がサンプリング回路36-2<sub>1</sub>, 36-2<sub>2</sub>に入力し、受信信号サンプル値  $y_1(i)$ ,  $y_2(i)$  が出力され、それぞれ推定誤差演算回路36-3<sub>1</sub>, 36-3<sub>2</sub>に入力される。推定誤差演算回路36-3<sub>1</sub>, 36-3<sub>2</sub>の構成は、図12、図16、図20の場合がありえる。それぞれ推定誤差演算回路36-3<sub>1</sub>, 36-3<sub>2</sub>の遅延回路12-6, 16-3, 20-14はDT時間遅延させる。推定誤差演算回路36-3<sub>1</sub>, 36-3<sub>2</sub>の入力端子Pにはビタビアルゴリズム回路36-7が出力する判定信号が入力され、ブランチメトリックが出力端子Oが出力される。加算回路36-4では、ダイバーシチブランチごとのブランチメトリックの和がスイッチ回路36-5を介してビタビアルゴリズム回路36-7に入力される。ビタビアルゴリズム回路36-7では、有限個の状態が周期Tごとに遷移するが、ここではその遷移が4通りの例を示す。各状態遷移に対応した符号系列がスイッチ回路36-9を介して推定誤差演算回路に入力する。ここでスイッチ制御回路36-6はスイッチ回路36-5, 36-9を同一タイミングで制御する。

【0103】本実施例では、各ダイバーシチブランチのトランスバーサルフィルタがどの状態遷移に対しても共通のタップ係数を持ち、状態遷移ごとに異なる信号系列をそれぞれの信号推定値に変換して出力する。

【0104】なお、信号判定値を出力する処理は、例えばトランスバーサルフィルタのタップ係数の複素振幅を畳み込み演算することにより行われる。

【0105】このような構成にすることにより、従来技術に較べて受信信号のレベル低下に伴う劣化を抑えることができる。また、推定誤差演算回路36-3<sub>1</sub>, 36-3<sub>2</sub>に図16に示す構成を採用すると、さらにバーストの最後のシンボルの信号判定誤りを抑えることができ、図20に示す構成を採用すると、タイミングオフセットによる劣化を抑えることができ、図26に示す構成を採用すると、バーストの最後のシンボルの信号判定誤

りを抑え、かつタイミングオフセットによる劣化を抑えることができる。

【0106】図37は、図1に示す従来技術のスイッチ回路17と信号発生回路16の間に信号変換回路37-9を挿入した実施例である。このような構成にすると、バーストの最後のシンボルの信号判定誤りを抑えることができる。

【0107】図38は、図1に示す従来技術のスイッチ回路17と信号発生回路16の間に変調波再生回路38-10を挿入し、2乗演算回路110とスイッチ回路14の間にメトリック回路38-5を挿入した実施例である。ただし、サンプリング回路38-2のサンプリング周期はシンボル周期未満である。このような構成にすると、タイミングオフセットによる劣化を抑えることができる。

【0108】図39は、図38に示す構成の変調波再生回路38-10と信号発生回路38-9に信号変換回路39-10を挿入した実施例である。このような構成にすると、タイミングオフセットによる劣化を抑え、かつバーストの最後のシンボルの信号判定誤りを抑えることができる。

【0109】図40は、図4に示す従来技術のスイッチ回路48と信号発生回路47の間に信号変換回路40-9を挿入した実施例である。このような構成にすると、バーストの最後のシンボルの信号判定誤りを抑えることができる。

【0110】図41は、図4に示す従来技術のスイッチ回路48と信号発生回路47の間に変調波再生回路41-10を挿入し、2乗演算回路43とスイッチ回路44の間にメトリック回路41-5を挿入した実施例である。ただし、サンプリング回路41-2のサンプリング周期はシンボル周期未満である。このような構成にすると、タイミングオフセットによる劣化を抑えることができる。

【0111】図42は、図41に示す構成で、変調波再生回路41-10と信号発生回路41-9との間に信号変換回路42-10を挿入した実施例である。このような構成にすると、タイミングオフセットによる劣化を抑え、かつバーストの最後のシンボルの信号判定誤りを抑えることができる。

【0112】図36、図40、図41、図42に示す実施例において、伝送路変動に対する追従性を高めるため、図43に示す制御回路を用いることができる。

【0113】図43において、入力端子(C)43-1は信号発生回路に接続され、ビタビアルゴリズム回路における信号判定結果の信号系列が入力される。入力端子(R)43-2は遅延回路に接続され、DT遅延した受信信号サンプル値が入力される。出力端子(F)43-11はトランスバーサルフィルタに接続される。

【0114】減算回路は、入力端子43-2から入力さ

れるDT遅延した受信信号サンプル値の信号から事前信号推定値を差し引いて事前推定誤差 $\alpha_{\text{ext}}(i)$ を乗算器43-5に出力する。乗算器43-5では、事前推定誤差 $\alpha_{\text{ext}}(i)$ とゲインベクトル $K_{\text{ext}}(i)$ との乗算を行って修正ベクトルを出力する。加算回路43-6は、事前フィルタ係数ベクトルと修正ベクトルとを加算し、事後フィルタ係数ベクトルを更新する。遅延回路43-7は、事後フィルタ係数ベクトルを1T遅延させ、行列演算回路43-8に送出する。行列演算回路43-8は、1T遅延した事後フィルタ係数ベクトルに上述した遷移行列 $\Phi$ を乗算し、事前フィルタ係数ベクトルとして出力する。

【0115】ところで、この事前フィルタ係数ベクトルは、DT遅延した受信信号サンプル値をもとに推定したものであり、DT遅延した伝送インパルスレスポンスに相当する。したがって、この事前フィルタ係数ベクトルを行列演算回路43-10に取り込み、 $\Phi^D$ を乗算して現時点の伝送インパルスレスポンスを予測して出力端子43-11に出力し、トランスバーサルフィルタのフィルタ係数を設定する。

【0116】内積演算回路43-9は、入力端子43-1から入力される信号判定結果の信号系列と、行列演算回路43-8から出力される事前フィルタ係数ベクトルとの内積を計算し、事前信号推定値として減算回路43-4に送出する。また、ゲイン生成回路43-12は、信号判定結果の信号系列からゲインベクトル $K_{\text{ext}}(i)$ を生成して乗算器43-5に送出する。

【0117】このような回路構成では、現時点の伝送路のインパルスレスポンスを予測することができ、かつ追従性の優れた適応アルゴリズムで伝送路推定を行うので、追従性が向上して等化特性を大幅に改善することができる。

【0118】

【発明の効果】 上述したように、本発明は、各状態遷移ごとにトランスバーサルフィルタを設け、夫々の各状態遷移における推定誤差が最小になるようにRLSアルゴリズムを用いて、係数制御を行なうことにより、符号間干渉による伝送特性の劣化を補償し、等化する方法及び適応等化器を得ることができる。

【図面の簡単な説明】

【図1】従来のビタビ形等化器の構成例を示すブロック図。

【図2】バーストの構成例を示す図。

【図3】BPSK方式の2波モデルにおけるトレリス図。

【図4】従来のビタビ形等化器の他の構成例を示すブロック図。

【図5】図4に示す従来の制御回路の構成例を示すブロック図。

【図6】遅延時間Tの2波モデルで表わされる伝送路を

示す図。

【図 7】バーストの最後における BPSK 方式の 2 波モデルにおけるトレリス図。

【図 8】受信信号をシンボル周期でサンプリングする様子を表わす図。

【図 9】図 8 に示すサンプリング 1 の再生受信波形を示す図。

【図 10】図 8 に示すサンプリング 2 の再生受信波形を示す図。

【図 11】この発明の装置の全体の構成を示すブロック図。

【図 12】図 11 に示す推定誤差演算回路の具体的構成を示すブロック図。

【図 13】状態遷移のパスに対応する符号系列における BPSK 方式の 2 波モデルにおけるトレリス図。

【図 14】図 11 及び図 12 に示す実施例の装置が得る発明の効果の説明するため平均ビット誤り率特性を従来例と比較する図。

【図 15】この発明の装置の他の構成例を示すブロック図。

【図 16】図 11 に示すブロック構成図における推定誤差演算回路の他の構成例を示すブロック図。

【図 17】図 11 に示す実施例の装置の動作を説明するためのトレリス図。

【図 18】図 11 に示す実施例の装置の他の動作を説明するための他のトレリス図。

【図 19】図 11 に示す実施例の装置における信号生成手段を限定したときの平均ビット誤り率特性を示す図。

【図 20】図 11 に示す実施例の装置における推定誤差演算回路の他の構成例を示すブロック図。

【図 21】図 20 に示す分数間隔トランスバースフィルタの構成例を示すブロック図。

【図 22】分数間隔サンプリングと等化特性の関係について受信信号を  $T/2$  周期でサンプリングする様子を表わす図。

【図 23】図 22 に示すサンプリング 1 の再生受信波形図。

【図 24】図 22 に示すサンプリング 2 の再生受信波形図。

【図 25】図 11 に示す実施例の装置における信号生成手段に他の限定をしたときのビット誤り率特性を示す図。

【図 26】図 11 に示す実施例の装置における推定誤差演算回路の更に他の構成例を示すブロック図。

【図 27】図 11 に示す実施例の装置における推定誤差

演算回路 11-2 中の図 12 に示す制御回路 12-4 の一構成例を示す。

【図 28】図 12 に示す制御回路 12-14 の他の構成例を示す。

【図 29】図 28 に示す制御回路 28-0 に用いられるアルゴリズムの説明図。

【図 30】図 28 に示す制御回路 28-0 に用いられるアルゴリズムの他の説明図。

【図 31】図 28 に示す制御回路 28-0 を用いた場合の推定誤差演算回路 11-2 を有する図 11 に示す装置における平均ビット誤り率特性を示す図。

【図 32】各状態遷移に対して、共通の適応フィルタを用いる実施例を示す、この発明の装置の全体構成を示すブロック図。

【図 33】図 32 に示す実施例に信号変換回路 33-13 を加えた実施例を示すブロック構成図。

【図 34】図 32 に示す実施例において、分数間隔形トランスバースフィルタ、変調波再生回路及びメトリック回路を用いた実施例を示すブロック構成図。

【図 35】図 34 に示す実施例において、信号変換回路を加えた実施例を示すブロック構成図。

【図 36】2 ブランチダイバーシチを例に説明する本発明の他の構成例を示すブロック図。

【図 37】図 1 に示す従来のビタビ形等化器の構成例に信号変換回路を加えた実施例を示すブロック構成図。

【図 38】図 1 に示す従来のビタビ形等化器の構成例に変調波再生回路及びメトリック回路を加えた実施例を示すブロック構成図。

【図 39】図 38 に示す実施例において信号変換回路を加えた実施例を示すブロック構成図。

【図 40】図 4 に示す従来のビタビ形等化器の構成例に信号変換回路を加えた実施例を示すブロック構成図。

【図 41】図 4 に示す従来のビタビ形等化器の構成例に変調波再生回路及びメトリック回路を加えた実施例を示すブロック構成図。

【図 42】図 41 に示す実施例において信号変換回路を加えた実施例を示すブロック構成図。


【図 43】図 36 及び図 40、図 41、図 42 に示す制御回路の他の回路構成を示すブロック図。

【符号の説明】


11-0…入力端子、12-3…信号発生回路、12-5…信号生成回路、12-1…トランスバースフィルタ、12-0…減算回路、12-2…2乗演算回路、12-4…制御回路。



【図1】




【図2】




【図3】


BPSK方式 2波モデルにおけるトレリス図




【図7】




【図6】




【図8】




【図4】




【図9】




【図10】




【図12】



【図5】




【図11】






【図13】




【図14】




【図17】

実例の動作を説明するトレリス図




【図18】




【図19】


平均ビット誤り率特性




【図21】




【図22】




【図15】




【図23】



【図24】




【図16】







【図20】




【図25】




【図29】




【図30】



【図26】




【図27】







【図28】




【図31】



【図37】




【图 3 2】







【図33】




【図34】



【図35】




【図36】







【図38】




【図39】



【図40】




【図41】






【図42】



【図43】



フロントページの続き

(31)優先権主張番号 特願平3-129984  
 (32)優先日 平3(1991)5月31日  
 (33)優先権主張国 日本(JP)  
 (31)優先権主張番号 特願平3-297934  
 (32)優先日 平3(1991)10月18日  
 (33)優先権主張国 日本(JP)

(31)優先権主張番号 特願平4-50929  
 (32)優先日 平4(1992)3月9日  
 (33)優先権主張国 日本(JP)  
 (31)優先権主張番号 特願平4-50930  
 (32)優先日 平4(1992)3月9日  
 (33)優先権主張国 日本(JP)